SEMICONDUCTOR MEMORY

Patent Number:

JP61078169

Publication date:

1986-04-21

Inventor(s):

UCHIUMI CHIKATAKE; others: 03

Applicant(s):

HITACHI LTD

Requested Patent:

JP61078169 (6)

Application Number: JP19840199554 19840926

Priority Number(s):

IPC Classification:

H01L29/78

EC Classification:

Equivalents:

Abstract

PURPOSE:To obtain a stable semiconductor device, the number of reading thereof is not limited, by forming a floating gate to the upper section of a semiconductor region through a first insulating film and shaping a MIS element onto a second insulating film.

CONSTITUTION:A first insulating film 22 is formed onto the upper surfaces of a P type substrate 20 and an N<+> type semiconductor region 21, and a floating gate 23 is shaped onto the film 22. A second insulating film 24 is formed onto the substrate 20 and the floating gate 23, and a MOS element is shaped onto the film 24. On writing, the N<+> type semiconductor region 21 is brought to ground potential, and N<+> type semiconductor regions 25, 27 for a source and a drain are brought to high potential. Electrons are injected to the floating gate 23 from the N<+> type semiconductor region 21 by a Fowler-Nordheim's tunnel at that time. Consequently, Vth of the MOS element is increased. On erasing, the N<+> type semiconductor regions 25, 27 for the source and the drain are lowered to ground potential, the N<+> type semiconductor region 21 is brought to high potential, and negative charges stored in the floating gate 23 are pulled out to the N<+> type semiconductor region 21.

Data supplied from the esp@cenet database - 12

THIS PAGE BLANK (USPTO)

19日本国特許庁(JP)

⑩特許出願公開

[®]公開特許公報(A) 昭61-78169

@Int_Cl_4

證別記号

庁内整理番号

❸公開 昭和61年(1986)4月21日

H 01 L 29/78

7514-5F

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 半導体記憶装置

邻种 91 昭59-199554

. ②出 頣 昭59(1984)9月26日

⑫発 明者 盔 京 丈 79発 明者 田 村

俊夫

小平市上水本町1450番地 株式会社日立製作所武蔵工場内 小平市上水本町1450番地 株式会社日立製作所武蔵工場内 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

70発明者 内 \blacksquare 仰発 明 者 久 郎

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

⑪出 顋 人 株式会社日立製作所 20代 理 人 弁理士 高橋 明夫

東京都千代田区神田駿河台4丁目6番地

外1名

発明の名称 特許請求の範囲

1. 第1 導電型の半導体基板内に形成された、第 1 導電型と逆導電型の第2 導電型と、この拡散層 上に第1の絶録膜を介して形成されたフローティ ングゲートと、前記半導体基板およびフローティ ングゲート上に第2の絶縁膜を介して形成された MIS煮子とより成り、前記MIS煮子は、フロ ーティングゲートと対向する位置に形成された第 1.導電型のチャネル領域と、このチャネル領域の 両側部に形成された第2導電型のソースならびに ドレインと、前記チャネル領域上に第3の絶縁膜 を介して形成されたコントロールゲートとを有す ることを特徴とする半導体記憶装置。

2. 第1の絶縁膜の1部を他より薄くすることを 特徴とする特許請求の範囲第1項記載の半導体記 位装配.

発明の詳細な説明

[技術分野]

本発明は半導体記憶装置に関し、特に記憶素子 の高集積化をはかり、かつ、電気的安定性の向上 ならびに劣化の防止を可能とする技術に関し、1 ビットが1つのMOSFETからなるEEP-R OMに適要して有効な技術に関するものである。 [背景技術]

E E P - R O M (電気的消去プログラム可能な ROM)の代表的なものとして、MNOS型およ びフローティングゲート型が一般に知られている。 ところで、従来のEEP-ROMには以下のよ うな問題点がある。すなわち、MNOS型におい ては、記憶内容の変更後の読み出し回数に限界が あることである。これは、SiO2膜6とSia N + 膜フとの界面が繰り返し行なわれる読み出し 動作において劣化するからである。また、メモリ アレーとして構成する場合に、MNOSメモリ素 子に直列にスイッチングMOS素子を接続するこ とが必要である。また、フローティングゲート型 においては、同様に、Si〇z 膜16の膜質の劣 化やSiOz膜16中にトラップされる電荷によ

ってメモリセルの電気的特性の安定性が損なわれるという欠点がある。さらに、 海い酸化膜の領域 形成時の位置合せ余裕等によってメモリセルの集 積度に難点があった。

[発明の目的]

本発明の目的は、1つのメモリセルを1つの素子で形成したEEP-ROMであって、集積度の向上がはかれ、かつ、読み出し回数に制限のない安定な半導体装置を提供するものである。

本発明の前記ならびにそのほかに目的と新規な 特徴は、本明報書の記述および添付図面からあき らかになるであろう。

[発明の概要]

本願において開示される発明のうち代表的なも のの概要を簡単に説明すれば、下記のとおりであ る。

すなわち、半導体基板に形成した半導体領域の 上部に第1の絶縁膜を介してフローティングゲートを形成し、さらに第2の絶縁膜上にSOI(シ リコン オン インシュレータ)技術を用いてMI

領域21が形成されている。この半導体領域21 は、たとえばヒ素(As)のイオン打込みによって 形成される。

P型基板20およびN・型半導体領域21の上 而には第1の絶縁膜22が形成されている。この 第1の絶縁膜22は、たとえば、基板20の表面 の表面熱酸化によって形成したSiOz膜であっ て、ほぼ100オングストロームの厚さである。 後述するように、この第1の絶縁膜 22を介して フローティングゲート23に電荷のトンネル注入 あるいは放出を行っている。第1の絶縁膜22上 にはポリシリコンのフローティングゲート23が 形成されている。このフローティングゲート23 は、ポリシリコンの堆積およびフォトエッチング によって形成する。フローティングゲート23の 位置は、前記半導体領域21の上部であってほぼ・ 半導体領域21の幅内に収まっているのが好まし い。しかし、この合せ余裕は維格なものでなくて もよい.

さらに、前記拡板20およびフローティングゲ

S 素子を形成している。 書込みおは出 び消 去時には 間 記 半 幕体 係 似 と M I S 素子 と の 間 で 語 を D し 、 フローティング ゲート に 電 で る E E P ー R O M を 形成 す で は を を で で D か が を を を の で な が で き る の に な か に は か で ら か に は に か ら の に な か に は か で ら の で な の で な が で ら の に な か に は た な か に な か に な か に な か に な か に な か に な な と も に メモリ セルの 経 年 的 な 安 定 性 を 違 成 で き る。

[実施例1]

以下本発明の一実施例を第1図を参照して説明 する。

第1回はこの発明の一実施例であるEEP-R 〇Mの1メモリセルの断面構造を示したものであ る。図において、符号2〇は半導体基板であって、 たとえばP型(第1導電型)のSi半導体単結晶基 板である。この基板2〇の一主面には、基板2〇 と逆の導電型すなわちN型(第2導電型)の半導体

ート23上には第2の絶糠膜24であるSiO2 膜が形成されている。この第2の絶縁護24上に SOI技術を用いてMOS煮子を形成している。 すなわち、フローティングゲート23の上方にM OS濲子となるポリシリコン層を堆積し所定の形 状にエッチングしている。このポリシリコン層が MOS妻子のソース領域25、チャネル領域26、 およびドレイン領域2フとなっている。ポリシリ コン暦は第2の絶縁膜24上に堆積した後、レー ザビームにより単結晶化されている。また、ポリ シリコン暦は全体に基板20と同一導電型のP型 不執物がドープされている。従って、チャネル領 城26はP型シリコン半導体である。 さらに、こ のポリシリコン層の表面を熱酸化した第3の絶縁 膜28であるSiO₂ 膜が形成されている。この 第3の絶縁膜28はMOS煮子のゲート般化膜で ある.

ゲート酸化版 2.8を形成した後に、MOS素子のゲート電極(コントロールゲート) 2.9 がポリシリコンによって形成されている。このコントロ

ールゲート29および第3の絶縁膜28を介して、ソースおよびドレインを形成する第2導電型の不純物をイオン打込みし、各々N・型のソースまたはドレイン領域25、27を自己整合的に形成している。符号30はSiO2またはPSG(リンシリケートガラス)等の保設絶縁膜、符号31、32はな々ソースまたはドレイン引出し電極である。

以上のような兼子標道を有したEEP-ROM の動作をつぎに説明する。

まず、容込みをするには、N*型半導体領域 21を接地電位にし、ソースおよびドレインの N*型半導体領域25,27を高電位にする。この場合、N*型半導体領域21からフローティングゲート23に、ファウラーノートハイム(FーN)トンネルにより電子が注入される。従って、MOS素子のVthが高くなる。つぎに、消去を領域25,27を接地電位に落し、N*型半導体領域21を高電位にすることによって、フローティ

である。絶縁膜22a,22bは、半導体基板 20の表面の熱酸化によって形成されたSiO2 膜からなる。

数十オングストローム(例えば20オングストローム)と薄い絶縁膜22点は半導体領域21の略中央であって、チャネル領域26の下に形成され、半導体領域21とフローティングゲート23との間の電荷のトンネル時にトンネル絶縁膜として働く。

絶縁膜 2 2 b は数百オングストローム (例えば 3 0 0 オングストローム) と絶縁膜 2 2 a より厚い。トンネル絶縁膜と同一厚さの絶縁膜を半導体 基板上に設ける必要がないので、 製造上有利である。

[効 果]

以上説明したように、フローティングゲート上に絶縁膜を介してSOI技術を用いてMOS森子を形成しているので、1MOSFET/IピットのEEP-ROMを得ることができる。また、MOS森子のソースおよびドレイン領域はコントロ

ングゲート23に普積された負電荷をN*型半導体領域21に引出すことができる。

このようにして、書込みおよび消去ができるが、 読み出しはMOS素子のコントロールゲート29 を介してVthの高低によって記憶内容を取り出す ことができる。この場合、N+型半導体領域21 を接地電位にしているので、読み出し時のフロー ティングゲート23からの電荷損失がなく、読み 出し回数を大幅に上昇させることができる。また、 読み出しは、MOS素子のチャネル領域26に流 れる電流によっているので第1の絶縁膜22の劣 化もない。

[实施例2]

第2図はこの発明の第2の実施例であるEEP-ROMの1メモリセルの断面構造を示したものである。第1図に示した部分と同一または同等の機能を持つ部分には、同一の符号を付しその説明を省略する。

この実施例は、第1図の絶縁膜22に代えて、 厚さの異なる絶縁膜22aと22bとを用いた例

ールゲートをマスクとして自己整合的に形成できるという効果が得られる。さらに、 放み出しを M O S 素子によって行っているので、 フローティングゲートと基板内の半導体領域との間の第1の絶 級限が劣化に耐して強いという効果が得られる。

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸乱しない範囲で種々変更可能であることはいうまでもない

たとえば、実施例の導電型をすべて逆にして実 施できることは当然である。

[利用分野]

本発明はEEP-ROMに広く適用でき、たと えばEEP-ROMオンチップマイクロコンピュ ータや、TVチューナあるいはVTR番組予約等 の専用プロセッサにも適用できる。


図面の簡単な説明

第1図は本発明の半導体装置の一実施例を示す 1MOS/1ビットのフローティングゲート型E EP-ROMの断面構造図、

第2図は第1の絶縁膜の1部を薄くした場合の 一実施例を示す1MOS/1ビットのフローティ ングゲート型EEP/ROMの断面構造図である。

2 O · · · P型シリコン半導体基板、 2 1 · · · N * 型拡散層、 2 2 · · · S i O 2 膜(第1の絶縁膜)、 2 3 · · · フローティングゲート、 2 4 · · · S i O 2 膜(第2の絶縁膜)、 2 5 · · · N * 型ソース拡散層、 2 6 · · · P型チャネル領域、 2 7 · · · N * 型ドレイン拡散層、 2 8 · · · S i O 2 膜(第3の絶縁膜)、 2 9 · · · コントロールゲート、 3 0 · · · S i O 2 絶縁膜、 3 1 , 3 2 · · · 引出し電極・ 代理人 弁理士 高 橋 明 夫

第 1 図



第 2 図

